|
|
Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA
Prusák, Lukáš ; Burian, František (oponent) ; Arm, Jakub (vedoucí práce)
Diplomová práca sa zaoberá návrhom testbench na vybraný soft-core procesor NEORV32 architektúry RISC-V pre simulácie embedded aplikácií v prostredí FPGA. Testbench bol vytvorený v prostredí Vivado s cieľom jeho rozšírenia na testovací a validačný framework. Boli vybrané a implementované základné moduly ako GPIO, PWM, UART a PC. Pre tieto moduly bolo navrhnutých niekoľko testovacích scenárov. Testbench bol tiež doplnený o pomocné skripty, pre korektné hierarchické nastavenie projektu a spúšťanie testov. Práca ďalej navrhuje aj niekoľko možných spôsobov vylepšenia a rozšírenia testbenchu.
|
|
|
Test Driven Development for FPGA Designs
Halász, Dávid ; Strnadel, Josef (oponent) ; Šimek, Václav (vedoucí práce)
This bachelor's thesis describes, how test-driven development can be used in hardware, especially for FPGA development. The essential theory for understanding the context is described. Some available tools for assertion-based hardware verification and unit-testing are presented and demonstrated on a reference design. One of the introduced tools was selected and with that a test-driven developed SPI interface was created and successfully verified.
|
|
|
Akviziční systém na platformě STEMLab
Pavlík, Radim ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá návrhem akvizičního systému, fungujícím na vývojové platformě STEMLab (Red Pitaya). Cílem je možnost sledování analogových signálů s nastavitelnou vzorkovací frekvencí a délkou akvizice. Software byl vytvářen jak pro řídící část (Python aplikace) tak pro samotnou platformu (embedded C, Python) s využitím vhodného FPGA-HW designu (HDL). Práce popisuje, jak pracovat s ekosystémem platformy, ovládání a chování aplikací vzniklých při procesu seznamování se s platformou a možnosti jakými lze aplikace vytvářet.
|
|
|
Návrh hardwarového šifrovacího modulu
Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Tato diplomová práce pojednává o problematice kryptografických systémů a šifrovacích algoritmů, u nichž je rozebráno, jak fungují, kde se využívají a jak se implementují v praxi. V první kapitole jsou uvedeny základní kryptografické pojmy, rozdělení algoritmů na symetrické a asymetrické a zhodnocení jejich použití a spolehlivostí. Následující kapitoly popisují substituční a transpoziční šifry, blokové a proudové šifry, z nichž je většina šifrovacích algoritmů odvozena. V neposlední řadě jsou jmenovány a popsány režimy, v nichž šifry pracují. Ve čtvrté kapitole jsou popsány principy některých konkrétních šifrovacích algoritmů. Cílem je přiblížit podstatu fungování jednotlivých algoritmů. U těch složitějších algoritmů jako DES a GOST jsou pro lepší představu přiložena bloková schémata popisující průběh a pořadí prováděných operací. V závěru každého algoritmu je uveden příklad jeho použití v praxi. Následující pátá kapitola pojednává o tématu hardwarové implementace šifer. V této kapitole je porovnána hardwarová implementace se softwarovou a to hlavně z praktického úhlu pohledu. Jsou popsány různé prostředky návrhu implementace a různé programovací jazyky pro návrh hardwarové implementace algoritmů. U programovacích jazyků jsou uvedeny jejich vývoj, výhody a nevýhody. Kapitola šestá pojednává o samotném návrhu vybraných šifrovacích algoritmů. Konkrétně se jedná o návrh hardwarové implementace proudové šifry s generátorem pseudonáhodné posloupnosti založeným na LFSR navrhnuté v jazyku VHDL a také v programu Matlab. Jako druhý návrh hardwarové implementace byla zvolena bloková šifra GOST. Tato byla navržena v jazyce VHDL. Funkce obou návrhů implementací šifrovacích algoritmů byly otestovány a výsledky zhodnoceny.
|
|
|
Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA
Prusák, Lukáš ; Burian, František (oponent) ; Arm, Jakub (vedoucí práce)
Diplomová práca sa zaoberá návrhom testbench na vybraný soft-core procesor NEORV32 architektúry RISC-V pre simulácie embedded aplikácií v prostredí FPGA. Testbench bol vytvorený v prostredí Vivado s cieľom jeho rozšírenia na testovací a validačný framework. Boli vybrané a implementované základné moduly ako GPIO, PWM, UART a PC. Pre tieto moduly bolo navrhnutých niekoľko testovacích scenárov. Testbench bol tiež doplnený o pomocné skripty, pre korektné hierarchické nastavenie projektu a spúšťanie testov. Práca ďalej navrhuje aj niekoľko možných spôsobov vylepšenia a rozšírenia testbenchu.
|
|
|
Nový polymorfizmus genu apolipoprotein A2 a jeho asociace s obsahem mastných kyselin u prasat
Sukhov, Oleg
V diplomové prací byla probírána problematika nových polymorfizmů genu APOA2 a jeho asociace s obsahem mastných kyselin u prasat plemene České bílé ušlechtilé. Gen APOA2 (ID: 100153243) je kandidátním genem pro kvalitu vepřového masa. Cílem diplomové práce bylo analyzovat vliv jednotlivých polymorfizmů na obsah mastných kyselin a intramuskulárního tuku. Mezi mastnými kyselinami byl pozorován obsah: kys. myristolejové, kys. palmitové, kys. palmitolejové, kys. stearové, kys. olejové, kys. linolové, kys. linolenové, kys. arachidonové, kys. arachové a kys. eicosapentaenové (EPA). Byly použité molekulárně-genetické metody jako designování primerů pomocí programu OLIGO, PCR, gelová elektroforéza a sekvenování Sangerovou metodou. Výsledky byly zpracovány formou frekvencí genotypů a následně byly provedeny asociační analýzy smíšeným lineárním modelem. Hodnoty relativních frekvencí alel polymorfizmu APOA2 T>A rs80803879 byly: A = 0,086, T = 0,914 a relativní frekvence alel APOA2 G>A rs331415849: A = 0,068 a G = 0,948. Asociace byly zjištěny pro mastné kyseliny: kys. myristolejovou, kys. palmitolejovou, kys. olejovou, kys. arachidonovou a kys. arachovou.
|
|
|
Test Driven Development for FPGA Designs
Halász, Dávid ; Strnadel, Josef (oponent) ; Šimek, Václav (vedoucí práce)
This bachelor's thesis describes, how test-driven development can be used in hardware, especially for FPGA development. The essential theory for understanding the context is described. Some available tools for assertion-based hardware verification and unit-testing are presented and demonstrated on a reference design. One of the introduced tools was selected and with that a test-driven developed SPI interface was created and successfully verified.
|
|
|
Akviziční systém na platformě STEMLab
Pavlík, Radim ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá návrhem akvizičního systému, fungujícím na vývojové platformě STEMLab (Red Pitaya). Cílem je možnost sledování analogových signálů s nastavitelnou vzorkovací frekvencí a délkou akvizice. Software byl vytvářen jak pro řídící část (Python aplikace) tak pro samotnou platformu (embedded C, Python) s využitím vhodného FPGA-HW designu (HDL). Práce popisuje, jak pracovat s ekosystémem platformy, ovládání a chování aplikací vzniklých při procesu seznamování se s platformou a možnosti jakými lze aplikace vytvářet.
|
|
|
Návrh hardwarového šifrovacího modulu
Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Tato diplomová práce pojednává o problematice kryptografických systémů a šifrovacích algoritmů, u nichž je rozebráno, jak fungují, kde se využívají a jak se implementují v praxi. V první kapitole jsou uvedeny základní kryptografické pojmy, rozdělení algoritmů na symetrické a asymetrické a zhodnocení jejich použití a spolehlivostí. Následující kapitoly popisují substituční a transpoziční šifry, blokové a proudové šifry, z nichž je většina šifrovacích algoritmů odvozena. V neposlední řadě jsou jmenovány a popsány režimy, v nichž šifry pracují. Ve čtvrté kapitole jsou popsány principy některých konkrétních šifrovacích algoritmů. Cílem je přiblížit podstatu fungování jednotlivých algoritmů. U těch složitějších algoritmů jako DES a GOST jsou pro lepší představu přiložena bloková schémata popisující průběh a pořadí prováděných operací. V závěru každého algoritmu je uveden příklad jeho použití v praxi. Následující pátá kapitola pojednává o tématu hardwarové implementace šifer. V této kapitole je porovnána hardwarová implementace se softwarovou a to hlavně z praktického úhlu pohledu. Jsou popsány různé prostředky návrhu implementace a různé programovací jazyky pro návrh hardwarové implementace algoritmů. U programovacích jazyků jsou uvedeny jejich vývoj, výhody a nevýhody. Kapitola šestá pojednává o samotném návrhu vybraných šifrovacích algoritmů. Konkrétně se jedná o návrh hardwarové implementace proudové šifry s generátorem pseudonáhodné posloupnosti založeným na LFSR navrhnuté v jazyku VHDL a také v programu Matlab. Jako druhý návrh hardwarové implementace byla zvolena bloková šifra GOST. Tato byla navržena v jazyce VHDL. Funkce obou návrhů implementací šifrovacích algoritmů byly otestovány a výsledky zhodnoceny.
|
host ::
RSS.